ELECTRICALLY ERASABLE NONVOLATILE SEMICONDUCTOR STORAGE DEVICE

Patent number:

JP4307974

Publication date:

1992-10-30

Inventor:

YOSHIMI MASANORI

Applicant:

SHARP CORP

Classification:

- international:

H01L29/788; H01L29/792; H01L27/115


- european:

Application number: JP19910073239 19910405

Priority number(s):

Abstract of JP4307974

PURPOSE:To contrive an increase in the integration of the title device by a method wherein floating gates are respectively divided functionally into a write site and an erase site and in the sides of the erase sites, a tunnel oxide film is provided to constitute the erase sites without providing a source offset and in the sides of the write sites, a source offset is provided to constitute the write sites. CONSTITUTION: One pair of L-shaped floating gates 2 consisting of a polysilicon film are respectively provided on gate regions between a source line 3 in the surface of a silicon substrate and one pair of drain lines 4 and 4 arranged on both sides of the line 3 via an insulating film. Moreover, control gates 5 consisting of a polysilicon film to the gates 5 are respectively provided on the gates 2 via an interlayer insulating film. In one pair of write sites, writing using an injection of electrons from the side of each drain to each gate 2 is performed. On the other hand, in the erase sites, erase using an F-N tunneling is performed en bloc from the side of a source to the gates 2 and 2.



(19) 日本四特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出頭公開番号

特開平4-307974

(43)公開日 平成4年(1992)10月30日

(51) Int.CL*	•	識別記号	庁内整理書号	FI			技術表示個所
HO1L	29/788 29/792		٠			-	٠
	27/115						
			8225-4M	HOIL	29/78	371	••
			8831-4M		27/10	434	
	•				審查請求	未請求請求引	日の数1(全 4 頁)
(21) 出氨番号		特頭平3-73239		(71) 出版人	000005049 シヤーブ株式会社		
(22)出頭日		平成3年(1991)4月5日			大阪府	大阪市阿伯野区芸	池町22番22号
				(72) 発明者			
		,			大阪市	引倍野区長池町2	2番22号 シャープ
					株式会社	上内	
				(74)代理人	井理士	野河 佰太郎	•
		• .					
				i		•	

(54) [発明の名称] 電気的消去可能不揮発性半等体記憶装置

(57)【要約】

[目的] ソースオフセットに選択ゲートを構成したEEPROMにおけるF-Nトンネリングによる消去を円積化して、太子の縮小化を図る。

【構成】 1つのソースラインとその両側のドレインラインとで2つのEEPROMセルを構成し、各フローティングゲートの一方側をホットエレクトロンによる書き込み部位とし他方側をF-Nトンネリングによる一括前去部位として複数分離する。

云さ音、Cカン単心主放主教のVロイセンエイセホ、対 コ合品のコ、なるる水気あるヤコゆらいかまんしたてロ 大丸品の合利くトリドゴコのぶの子 、 れち永安なろこる ではよる田语合強ペトレイソ シンマル 初き あかけ しごけ に比較的高電圧を印加する必要が生じる。 従って、必然 くトイド、ドコです点金のた。これを進去するには、ドレイド **で用呼ぶやくじネくイソードの同イーややくトモーロア** よいている。 とはのこ、 また。 べいはかまかんとこされ

よさよし対対を重視をする語でき去的でよりかくじゃく したEEPROMにおいても、ソース最からのF-Nト 表料タイーや児童に第イヤサマ大路スーシゴムニ .C.さ 丁のきぶけち式不易状る仏仏 上限祭のこ [6000] よってはならる下るですがかがません

[0100] **・さる**すのきるす

典器な量表数部本事件対映戦不識而去時的設定されては ち型国コでよる要丁リ嵌共会土イセサマセス一いび資か 聞そ込き書のイーヤセントモーロでの校一国士 , 放イー それーロインには土、でかしてなり、上記されるする時 3部去前他基大一个のに一丁 7番がゴ土見が置れ木ぐ 4 で表彰さ語を広告者復建くトリキの技一丁(置かコ土建 アイーヤ原土丁しれタイセサで木スーV々各(A)、社 イーヤセントデーロで各の大一国工、大きュイーヤベー イーヤヤントホーロトの女―されち数国コ土が第イーや のご 、学郎イーやの状ーさげち玄雄ケ間のさげごび五学 **耐くトイドの杖ーさげち登録コ勘両の子ュ架部スーV対** パムコア祭のコブリン仏 [週手のの式さす名祭会配票]

各の技一丁が残多イセナで木スーンは丁貴の語よる古名 くトンネル硫化酸を配送して1つの消去路位を構成し、 なっころれ気をイセサマヤスーンゴケ関が耐去路、社会 コが布去市とが西々込き書ご作館書き十一ヤケントデー ロマ・プンでお売予算配益土 志得表のご [1100] -されち

くトリドさいなし 下多イセサビ 木礼人 出のくロイ セリエ イぐ市に位、台丁九ムころすムイーや発展タイーやパー の ロインにの土イでサイヤのこのお丁はち乳部やイでかて 木スーソ、エゴマルなご商を込き書権国くトノリ 【用料】 [2100] ・さるアのさごご 親多項手でい」さて京新きがある込む

スーン対プいおコ窓去的概要スーン、、れー【8 1 0 0】 たけなうなななさるなが円々名、もうさけけな行う心臓

されけな行すし盗一な去路な新円、パけな行体をくじ キ ・・ベイスータのでは最大一个ブレイションキャイント・・ ち森田川路南の津田スーソ、のぶいかち許さイセナで下

[0014] .634445

のコナいと基づ時直接すぶい面図付益、イ以【時間楽】 02 おい奇円全去路のを一下、2番い主体やくじキぐイバー 毎の南イーヤヤントテーロでムスーツ , でよごが存の時 イマサトヤ、ゼコ合学のコ、さななしなし【8000】 .される大き

け、このオフセット毎上に選択ゲートを配置することも 発達するサイヤコ間のシィーヤヤントモーロアメントで 【0007】そのため、EEPROMを構成するソース

し、EEPROMの集削送が香しく住下する。

山部地別面存存のJ(ナーじチ大ムさけ近丁J立虫タイー ヤ児氏 、さななしゆく 【面漏さすろさよし名類な伊辞】

[9000]

。さいてたなかだしなしなしなるでも北京会主席 陳武国土丁か合理タイーや発逝、改ぶのこ 【2000】

スるす」」くをでールてトマなれずいチャブご主な去的様 ーと トンキリングによりが去する構造では、しばしば過 【0004】しかしながら、このようにソース何よりを

・6 たたかれたまだるよごで

くじホンイバーマのよりスーン パウカデルなぶちゅう Mにおいては、ドレイン風よりホットエレクトロンによ を有さない。いわゆる初類のスタッケゲートEEPRO 30 (イーヤンモンセンサ) イーヤ沢原プノ子 [E000] ・らいてしまけるよ

及当者へ去祈さよコやくいキにイ (misdbroff-rsfreq) とうちゃんときるよコンロイヤンエイでも、しする イーヤセントモーロてるゆけいされずい、04丁パシ政 英半卦発料不識而去陷的反響 、そ心来物 【謝劫の来勤】

体記録技能(EEPROM)として確々の構造のものが [2000] . G T PH

現在半導体記憶装置(EEPROM)に関する。 さらに 軒不胡厄去斯伯及을 、灯即祭のこ【理代用呼の土棄置】 [1000]

【呼ばれ田林の神祭】

数国本等半进款電不能而去所作或算されては古園国コで よぐ悪丁づ瓜共き土イドナケヤス一いひ刃が乱れぶき音 トロートゲントデーロトの林一出土、水イーゲイーロー くこ国土、セポブリガタ、幼稚去皆るであ練る甜去所優 01 海太一とのC一丁J置かコ土路小路小木くイゴホち置張 コ野西スーVヶ谷(d)、、3.幼師を近き書るで東南寺園 **そ込む各権国ベトレドの枚一丁し重型コ土建設イーヤ品 土丁したまイセサイヤスーソネ各(A) ,ねィーヤヤン -**トデーロで各の状一団土、大器タイーヤバーロイベによ **ホち雪風コ土イーヤヤントデーロてのこび近イーヤヤン** トマーロての杖ーされる最通い土剤はイーヤのこ 、製剤 イーヤの枝一されち宝海で同のされこむ及家婦にトリド の技一されち雪温コ醇国の子ュ津承スーツ [1戸水柏] 【西海の永苑補幹】

発明を算載する。

【0015】図1は、この発明の一実施例のEEPRO Mを示す平面構成説明図であり、図2(イ)は、図1の A-A、線斯面設明図、図2(ロ)は同じくB-B、線 断面設明面である。

【0016】これらの団に示すように、この発明のP.E. PROMは、シリコン基板表面のソースライン3とその 両側に配置される一対のドレインライン4、4との間の ゲート領域上に、絶縁膜を介してポリシリコンからなる 1対のL字状フローティングゲート2を記録してなり、 さらに、このフローティングゲート2上に層間絶益膜を 介して、共通するポリシリコンからなるコントロールゲ ート5を配設してなる。

【0017】上記フローティングゲート2は、図2 (イ) に示すように、A-A' 新面においては、ソース オフセット9を保ってゲート領域のゲート酸化膜1、1 上に位置する一対の書き込み部位(狭幅部分)を有す る。ここでソースードレイン幅は1.6~2.0 μ元、ソ ースオフセットは0.8~1.0μmとするのが適してい る。かかる書き込み部位上のコントロールゲート5は、 各々のソースオフセット上で選択ゲートとしても機能す る.

【0018】一方、図2(ロ)に示すように、B-B' 断面においては、ソースライン3の両側に配置されたト ンネル酸化膜 6上を被覆する消去部位 (広幅部分) を有 してなる。なお、図中、7は、ロコス酸化酸からなる素 子分離領域である。

【0019】かかる構造のEEPROMにおいては、上 配一対の書き込み部位において、各々ドレイン値からフ ローティングゲートへのホットエレクトロンの往入によ 30 る者を込みが行なわれる。そして、消去部位において は、ソース側から両フローティングゲート2、2へ一括 してF-Nトンネリングによる消去が行なわれることと なる。そして、上記ホットエレクトロンの往入及びFー Nトンネリングがコントロールゲートを選択ゲートとし て制御されることとなる。

【0020】かかる図1のEEPROMは、何えば以下 のようにして作製することができる。まず、図3に示す ように、シリコン基板の所定の領域にロコス酸化法によ り、来子分離伝域7を形成した後、メモリーセルのソー 40 ス構成ラインのイオン注入及び砒素のイオン注入を行っ てDDD構造のソースラインを形成する。 芸面を熱塵化 に付して全面に何えば200~300人程度のゲート産 化駅1を形成し、フォトリソグラフィのパターニング及 びエッチングを行なうことにより、その一部にトンネル 度化膜用窓を形成し、フォトレジストの除去後、熱度化 を行なうことにより、各々、一対のトンネル酸化酶6を 形成する。

【0021】次に、CVD法により全面にポリシリコン を堆積し、N型不純物拡散してフォトエッチングするこ 50 9 ソースオフセット

とにより、図5に示すように、各々狭幅領域と広幅領域 を有する一対のL字状フローティングゲート2を形成す

【0022】上記フローティングゲート2の形成後、図 6に示されるようにフォトレジスト8を用いたフェトリー ソグラフィにより、メモリーセルのドレイン構成ライン に砒素をイオン住入してドレインラインを形成する。

【0023】この後、フローティングゲート2の書き込 み部位上に各々CVDによる層間絶縁度(S I Oi)を 10 被覆形成した後、ポリシリコンの堆積層へのN型不純物 拡散並びに堆積層のフォトリソグラフィによるパターニ ング及びエッチングを行なうことにより、図7に示すご とく、コントロールゲート5を形成してこの発明のEE PROMが得られる。

[0024]

【発明の効果】以上の様に、この発明のEEPROMに よれば、ソース側のオフセット部を選択ゲートとする場 合においても、ソース何より円滑に消去操作できるの で、独立して消去用ゲートを設ける場合と比べメモリー セル専有面積が若しく減少され、さらなるEEPROM の高年積化を図ることが可能となる。

【0025】さらに、ホットエレクトロン発生効率の良 いドレイン接合及び、摘去用の高電圧においてもリーク 電流の少ない、ソース接合を別々に最適化できる。従っ て、ドレイン何よりホットエレクトロンにより各き込 み、ソース個よりF-Nトンネリングにより消去する他 気的消去可能不揮発性半導体配性装置の気法の観点から も、その設計がより容易となり、製造工程も容易となる 利点も得られる。

【図面の簡単な説明】

【図1】この発明の一実施例のEEPROMの平面構成 設明図である。

【図2】(イ)は、図1のA-A、維新面説明図、 (ロ)は、B-B' 鎮斯面説明記である。

【図3】図1のEEPROMの製造工程を示すレイアウ ト図である。

【図4】図3に続くレイアウト図である。

【図5】図4に絞くレイアウト図である。

【図6】図5に続くレイアウト図である。

【図7】図6に紋くレイアウト図である。

【符号の説明】

- 1 ゲート酸化酸
- フローティングゲート
- 3 ソースライン
- ドレインライン
- 5 コントロールゲート
- トンネル酸化膜
- 7 第子分離領域
- フォトレジスト

